verilog算是嵌入式开发
建议初学者学习Verilog语言，VHDL语言语法规范严格，调试起来很慢，Verilog语言容易上手，而且，一般大型企业都是用Verilog语言。
对于我们一般的开发者来说，大多数情况下式利用Verilog进行行为级描述，因此不必过多地关心门级和开关级的Verilog HDL 语法现象。
